如果结果不匹配，请 
更多“CPU通过指令访问主存所用的程序地址叫做（)。A、逻辑地址B…”相关的问题
A.主存在CPU外，控存在CPU内
B.主存按地址访问,控存按内容访问
C.主存存储的是指令和数据，控存存储的是微指令
D.主存用RAM和ROM实现，控存用ROM实现
在CPU中跟踪指令后继地址的寄存器是()。
A．主存地址寄存器
B．程序计数器
C．指令寄存器
D．状态条件寄存器
A.状态端口和控制端口可以合用同一寄存器
B.I/O接口中CPU可访问寄存器，称为I/O端口
C.采用独立编址方式时，I/O端口地址和主存地址可能相同
D.采用统一编址方式时，CPU不能用访存指令访问I/O端口
设某机共能完成120种操作，CPU有8个通用寄存器(12位)，主存容量为16K字，采用寄存器—存储器型指令。 (1)欲使指令可直接访问主存的任一地址，指令字长应取多少位？ (2)若在上述设计的指令字中设置一寻址特征位X，且X=0表示某个寄存器作基址寄存器，画出指令格式。试问采用基址寻址可否访问主存的任一单元？为什么？如不能，提出一种方案，使指令可访问主存的任一位置。 (3)若指令字长等于存储字长，且主存容量扩大到64K字，在不改变硬件结构的前提下，可采用什么方法使指令可访问存储器的任一位置？
CPU的结构如图5．1所示，其中AC为累加器，AR为主存地址寄存器，DR为主存数据寄存器，DR(OP)为DR的操作码字段，DR(ADR)为DR的地址码字段，IR为指令寄存器，Pc为程序计数器。M为主存储器。表5．1列出CPU控制信号，表5．2列出指令组助记符及其功能，并给出每条指令的操作码。
试设计：(1)满足所给条件的微指令格式(直接控制法)。 (2)设计表5？2中6条指令的微程序流程图，标明每条微指令在控制存储器中的地址。
下列关于“I／O端口的编址方式”的说法中，错误的是()。
A．当I／O端口采用独立编址方式，I／O端口的地址译码较简单，寻址速度快
B．当I／O端口采用独立编址方式，CPU需要设置专门的区分访问主存或I／O的信号引脚
C．当I／O端口采用统一编址方式时，CPU只能用访问主存的指令来访问I／O端口
D．当I／O端口采用统一编址方式时，CPU能够访问的主存空间变少
