首页 > 大学专科> 制造
题目内容 (请给出正确答案)
[主观题]

D触发器组成的电路及输入电压波形分别如图4.3.4(a)、(b)所示,试根据输入波形画出输出端Q的电压波

D触发器组成的电路及输入电压波形分别如图4.3.4(a)、(b)所示,试根据输入波形画出输出端Q的电压波形。

D触发器组成的电路及输入电压波形分别如图4.3.4(a)、(b)所示,试根据输入波形画出输出端Q的电

查看答案
答案
收藏
如果结果不匹配,请 联系老师 获取答案
您可能会需要:
您的账号:,可能还需要:
您的账号:
发送账号密码至手机
发送
安装优题宝APP,拍照搜题省时又省心!
更多“D触发器组成的电路及输入电压波形分别如图4.3.4(a)、(…”相关的问题
第1题
已知电路和时钟脉冲CP及输入信号A的电压波形如图4.4.18所示,试画出输出X的电压波形。设触发器初态
均为0。

已知电路和时钟脉冲CP及输入信号A的电压波形如图4.4.18所示,试画出输出X的电压波形。设触发器初

点击查看答案
第2题
由两个D触发器组成的电路及输入波形如图4.3.8(a)、(b)所示,设Q1、Q2的初态均为0。试画出Q1、Q2的输出

由两个D触发器组成的电路及输入波形如图4.3.8(a)、(b)所示,设Q1、Q2的初态均为0。试画出Q1、Q2的输出波形。

由两个D触发器组成的电路及输入波形如图4.3.8(a)、(b)所示,设Q1、Q2的初态均为0。试画出

点击查看答案
第3题
图9.3.3是用两个集成单稳态触发器74121所组成的脉冲变换电路,外接电阻和电容的参数如图中所示。试
计算在输入触发信号v1作用下vO1,vO2输出脉冲的宽度,并画出与vI波形相对应的vO1,vO2的电压波形。

图9.3.3是用两个集成单稳态触发器74121所组成的脉冲变换电路,外接电阻和电容的参数如图中所示。

点击查看答案
第4题
由集成单稳态触发器74121所组成的电路及参数如图7.3.2(a)所示,触发输入信号如图7.3.2(b)所示。

由集成单稳态触发器74121所组成的电路及参数如图7.3.2(a)所示,触发输入信号如图7.3.2(b)所示。

由集成单稳态触发器74121所组成的电路及参数如图7.3.2(a)所示,触发输入信号如图7.3.2((1)计算在v1作用下vO1、vO2输出脉冲的宽度; (2)画出对应v1的输出vO1、vO2的波形。

点击查看答案
第5题
图10.5(a)所示为单稳态触发器组成的定时电路,uA,uB信号如图10.5(b)所示,单稳态触发器
图10.5(a)所示为单稳态触发器组成的定时电路,uA,uB信号如图10.5(b)所示,单稳态触发器

为上升沿触发式,哲稳态持续时间为400us,uB为频率10kHz的脉冲信号,根据给定条件分别画出uC及输出uO的波形.

图10.5(a)所示为单稳态触发器组成的定时电路,uA,uB信号如图10.5(b)所示,单稳态触发器

点击查看答案
第6题
JK触发器组成图3.3(a)所示电路.试分析电路的逻辑功能.已知电路CLK和A的输入波形如图3.3(b)所示

JK触发器组成图3.3(a)所示电路.试分析电路的逻辑功能.已知电路CLK和A的输入波形如图3.3(b)所示.设Q输出初态为0,画出Q的波形.

JK触发器组成图3.3(a)所示电路.试分析电路的逻辑功能.已知电路CLK和A的输入波形如图3.3(

点击查看答案
第7题
触发器电路及输入信号A、B波形如图10.78所示.在连续输入6个时钟脉冲CP下,画出Q对应的波形.(设Q
触发器电路及输入信号A、B波形如图10.78所示.在连续输入6个时钟脉冲CP下,画出Q对应的波形.(设Q

起始为0态)

触发器电路及输入信号A、B波形如图10.78所示.在连续输入6个时钟脉冲CP下,画出Q对应的波形.(

点击查看答案
第8题
已知电路和输入电压波形分别如图a、b所示,且满足条件,试定性画出不同时间常数τ(τ2<τ1τa)的输出电压波形。

已知电路和输入电压波形分别如图a、b所示,且满足条件已知电路和输入电压波形分别如图a、b所示,且满足条件,试定性画出不同时间常数τ(τ2<τ1τa)的输,试定性画出不同时间常数τ(τ2<τ1已知电路和输入电压波形分别如图a、b所示,且满足条件,试定性画出不同时间常数τ(τ2<τ1τa)的输τa)的输出电压波形。

已知电路和输入电压波形分别如图a、b所示,且满足条件,试定性画出不同时间常数τ(τ2<τ1τa)的输

点击查看答案
第9题
时序逻辑电路及输入信号波形如图5.3.1所示,分析电路,列出其状态表,画出波形图,并说明电路的逻辑
功能。(设触发器初态均为0)

时序逻辑电路及输入信号波形如图5.3.1所示,分析电路,列出其状态表,画出波形图,并说明电路的逻辑功

点击查看答案
第10题
逻辑门控D锁存器及其输入端D、E的电压波形分别如图4.3.1(a)、(b)所示,分析该电路的逻辑功能,并对应

逻辑门控D锁存器及其输入端D、E的电压波形分别如图4.3.1(a)、(b)所示,分析该电路的逻辑功能,并对应输入电压波形画出输出端Q和

逻辑门控D锁存器及其输入端D、E的电压波形分别如图4.3.1(a)、(b)所示,分析该电路的逻辑功能的电压波形,设电路的初始状态为0。

逻辑门控D锁存器及其输入端D、E的电压波形分别如图4.3.1(a)、(b)所示,分析该电路的逻辑功能

点击查看答案
退出 登录/注册
发送账号至手机
密码将被重置
获取验证码
发送
温馨提示
该问题答案仅针对搜题卡用户开放,请点击购买搜题卡。
马上购买搜题卡
我已购买搜题卡, 登录账号 继续查看答案
重置密码
确认修改