首页 > 电商考试> 公选

题目内容（请给出正确答案）

[主观题]

n位异步二进制加法计数器由n个()组成，最低位触发器的时钟端与()相连;如果触发器的时钟是下降

n位异步二进制加法计数器由n个（)组成，最低位触发器的时钟端与（)相连;如果触发器的时钟是下降

沿有效，则高位触发器的时钟端与相邻低位触发器的()相连;如果是上升沿有效，则与()相连。

暂无答案

如果结果不匹配，请联系老师获取答案

您可能会需要：

重置密码查看订单联系客服

安装优题宝APP，拍照搜题省时又省心！

更多“n位异步二进制加法计数器由n个()组成，最低位触发器的时钟端…”相关的问题

第1题

用异步清零端和一个与非门(见图10.79),用反馈归零法将4位二进制加法计数器接成13进制计数器,请

用异步清零端和一个与非门（见图10.79),用反馈归零法将4位二进制加法计数器接成13进制计数器,请

用异步清零端和一个与非门(见图10.79),用反馈归零法将4位二进制加法计数器接成13进制计数器,请将线路图连接画出.

点击查看答案

第2题

二进制数乘法运算过程是由左移被乘数与加法运算组成的。 ()此题为判断题(对，错)。

点击查看答案

第3题

用PAL器件设计4位二进制同步加法计数器。

点击查看答案

第4题

用4位二进制同步可逆计数器T4193和必要的逻辑门实现模12加法计数器。

点击查看答案

第5题

在计算机中，—个字节由8个二进制组成。此题为判断题(对，错)。

点击查看答案

第6题

如图所示电路可用作阶梯波发生器。如果计数器是加／减计数器，它和DAC相适应，均是十位（二进制数)，时钟频率为1M

如图所示电路可用作阶梯波发生器。如果计数器是加/减计数器，它和DAC相适应，均是十位(二进制数)，时钟频率为1MHz，求阶梯波的重复周期，试画出加法计数和减法计数时DAC的输出波形(控制信号S=0，加计数；S=1，减计数)。

点击查看答案

第7题

图6－18所示电路可用作阶梯波发生器。如果计数器是加／减计数器，它和DAC相适应，均是十位（二进制数)，

图6-18所示电路可用作阶梯波发生器。如果计数器是加／减计数器，它和DAC相适应，均是十位(二进制数)，时钟频率为1 MHz，求阶梯波的重复周期，试画出加法计数和减法计数时DAC的输出波形(控制信号S=0，加计数；S=1，减计数)。

点击查看答案

第8题

已知异步通信接口的帧格式由1个起始位，7个数据位，1个奇偶校验位和1个停止位组成。当该接口每分钟传送3600个

字符时，试计算其波特率。

点击查看答案

第9题

试用JK触发器设计一个2位同步二进制多功能计数器。当控制端XY=00时，计数器状态不变；XY=01时，为加

法计数；XY=10时，为减法计数；XY=11时，则次态为现态求反运算。试写出该计数电路的控制输入真值表(包括状态转换激励表)，并画出用与非门和JK触发器实现这一控制的逻辑电路图。

点击查看答案

第10题

双积分A／D转换器的参考电压VREF=-10 V，计数器为12位二进制加法计数器。已知时钟频率fCP=1 MHz。

(1)该A／D转换器允许输入的最大模拟电压是多少？完成一次转换所需要的时间是多少？ (2)当输入模拟电压vI=6 V时，求输出的数字量。 (3)已知输出的数字量为(4F)H，求对应的输入模拟电压I。

点击查看答案

第11题

N个触发器可以构成______位二进制数寄存器。

A.N-1

B.N

C.N+1

D.2N

点击查看答案

长沙黎曼智能科技有限公司版权所有 ©2024

湘ICP备19009690号-1 湘公安备案43019002001016号营业执照

违法和不良信息举报电话：400-118-7898

举报/反馈/投诉邮箱：deng＃ujigu.com（请将＃替换成@）