题目内容
（请给出正确答案）
[主观题]
CPU执行一段时间后，Cache完成存取的次数为3900次，主存完成的存取次数为100次，
已知Cache的存取周期为40ns，主存的存取周期为240ns。试求Cache/主存系统的效率，平均访问时间以及命中率。
查看答案
如果结果不匹配，请 联系老师 获取答案
题目内容
（请给出正确答案）
如果结果不匹配，请 联系老师 获取答案
题目内容
（请给出正确答案）
如果结果不匹配，请 联系老师 获取答案
更多“CPU执行一段时间后，Cache完成存取的次数为3900次，…”相关的问题
A.SRAM和DRAM都是RAM芯片，掉电后所存放的内容会丢失
B.SRAM的集成度比DRAM高
C.DRAM的存取速度比SRAM快
D.CPU中的cache既可用SRAM构成也可用DRAM构成
A.CPU存取cache中的数据较快
B.cache封装到CPU芯片内
C.cache是介于CPU和硬盘驱动器之间的存储器
下列为CPU存取速度的比较，正确的是（）。
A．Cache＞寄存＞寄存器
B．Cache＞寄存器＞内存
C．寄存器＞Cache＞内存
D．寄存器＞内存＞Cache
以下关于cache的途述中，正确的是________。
A．cache和主存都用半导体芯片作为存储介质，因此它们的存取速度相差不大
B．在程序中不能用数据传送指令读出cache中某个单元中存储的内容
C．cache存储容量的大小对计算机的运行速度会产生影响
D．只有将一个程序的全部指令从内存装入cache才能在CPU中运行该程序
将一个主存块读入CaChe所花费的时间称为缺失损失(Miss Penalty)。若CaChe存取1个字的时间是1个时钟周期，缺失损失为4个时钟周期。某顺序执行的程序有1 000条单字长指令，共访问2 000次主存数据字。已知取指令共发生100次CaChe缺失，访问数据共发生200次CaChe缺失访问，则执行该程序过程中，CaChe一主存的平均访问时间是()个时钟周期。
A．1
B．1．2
C．1．4
D．1．6
下列关于CaChe写策略的论述中，正确的是()。
A．带TLB和写回策略CaChe的CPU执行Store指令时，可能不访问主存
B．采用回写法时，无论被替换的CaChe行是否“被写过”，都要将其写回主存
C．采用全写法，CPI会增大
D．面向包含大量写操作的数据密集型应用的单处理器系统通常采用全写法
