,DRAM有CS、wE等控制信号,数据总线是双向。CPU有MERQ、R/W等控制信号(表示低电平有效)。 (1)写出DRAM控制器内部的逻辑部件名称; (2)从0000H开始安排32K×8位SRAM,从A000H安排8K×8位DRAM,画出CPU的DRAM存储器连接电路图(包括74LS138等组成的片选电路、DRAM控制器,DRAM控制器仅要求画出输入、输出信号); (3)设DRAM读/写周期为0.5μs,CPU在1μs内要访问内存1次或2次,平均1μs访存约1.2次,刷新周期为2ms。有哪几种刷新方式,采用哪种刷新方式比较合理,并说明采用的刷新方式的时间参数和理由。