如果结果不匹配，请 
更多“什么是总线周期？对多主控系统，总线周期分为哪几个阶段？每个阶…”相关的问题
第4题
8086/8088 CPU在最大工作方式时，RQ/GT0和RQ/GT1两条信号线是为系统中引入多处理器应用而设计的，是总线请求
8086/8088 CPU在最大工作方式时，RQ/GT0和RQ/GT1两条信号线是为系统中引入多处理器应用而设计的，是总线请求和总线允许的______信号线。当某一总线主设备要使用总线时，它向CPU发出一个______，一般情况下，CPU在当前总线周期结束与下一个总线周期T1之间，输出一个宽度为一个时钟周期的______给请求总线的设备，通知它可以控制、使用总线，同时CPU释放总线。当使用总线结束，再给出一个宽度为一个时钟周期的______信号给CPU，这样，CPU重新获得总线控制权。
第6题
在32位总线系统中，若时钟频率为500MHZ，传送一个32位字需要5个时钟周期，则该总线的数据传输率是（
）。
点击查看答案
A．200MB／s
B．400MB／s
C．600MB／s
D．800MB／s
第7题
设存储器容量为16位，字长为32位，模块数m=4，分别用顺序方式和交叉方式进行组织。存储周期T=100 ns，
数据总线宽度为32位，总线传送周期t=25 ns。试问顺序存储器和交叉存储器的带宽各是多少？
点击查看答案
第8题
设n体交叉编址（低位交叉)存储器中每个体的存储字长等于数据总线宽度，每个体存取一个字的存取周期
设n体交叉编址(低位交叉)存储器中每个体的存储字长等于数据总线宽度，每个体存取一个字的存取周期为T，总线传输周期为t，T与t的关系以及读取地址连续的n个字需要的时间分别是()。
A． T=t，T+n×t
B． T=(n一1)×t，T+n×t
C．T=n×t，T+n×t
D． T=n×t，T+(n一1)×t
第10题
PU响应DMA请求的条件是当前（）执行完。A．机器周期B．总线周期C．机器周期和总线周期D．指令周期
PU响应DMA请求的条件是当前（）执行完。
A．机器周期
B．总线周期
C．机器周期和总线周期
D．指令周期
第11题
下面的一段叙述中，①～④空缺处信号的英文名称分别是______。 8237接收到通道的DMA请求信号(1)后，向CPU发出总线请求信号(2)，CPU接收到该信号后，在当前总线周期结束之后让出总线，并使总线允许信号(3)有效；当8237获得CPU送来的该信号后，便产生DMA响应信号(4)送到相应的外设端口，表示DMA控制器响应外设的DMA请求，从而进入DMA服务过程。
A.DREQ、DACK、HRQ、HLDA
B.DREQ、HLDA、DACK、HRQ
C.HRQ、 DREQ、DACK、HLDA
D.DREQ、HRQ Q、HLDA、DACK
