已知输出逻辑函数表达式为 F1(A,B,c)=∑m(2,5,6,7) F2(A,B,c)=∑m(1,2,3,4,5,6) 试画出:(1)由一般标准门电路构成的组合逻辑电路; (2)等效的FPLA器件的基本熔丝结构; (3)FPLA器件的映象逻辑图。
改正下图电路的错误,使其正常工作并得到想要的输出结果:写出图(d)所示TIL门电路的输出Yd的逻辑表达式.
由3-8译码器74LS138和逻辑门构成的组合逻辑电路如图P4-16所示。
(1)试分别写出F1、F2的最简或与表达式。
(2)试说明当输入变量A、B、C、D为何种取值时,F1=F2=1。
已知逻辑函数F1和F2的卡诺图如图1.4.2所示,试求F3=F1+F2的卡诺图,并化成最简或与式。
在CMOS门电路中,有时采用图3.5.5所示的方法扩展输入端。试分析图中(a),(b)所示电路的逻辑功能,写出Y的逻辑表达式。假定VDD=10 V,二极管的正向导通压降VD=0.7 V。