如果结果不匹配，请 
更多“CPU访问慢速存储器时，可以在总线周期中插入Tr。（）”相关的问题
第1题
8086/8088 CPU在对存储器或I/O设备进行读写时，如果被读写的存储器或I/O设备速度较慢，在标准总线周期内无法
完成读写任务，它们就会发出请求延长总线周期的信号给CPU的READY引脚，CPU就会在总线周期Ts(或Tw)的上升沿测试READY引脚信号，如果要求延长总线周期，CPU就会通过在______插入Tw状态以延长总线周期，完成正确的读写任务。
点击查看答案
第2题
假定在CPU和主存之间有一个同步总线相连，其时钟周期为50 ns，单独设有32位地址线和32位数据线。主
存读传输时，首先要花1个时钟周期发送地址和读命令，最终从总线取数要花一个时钟周期，存储器的取数时间为220 ns；主存写操作时，先花一个时钟周期送地址、数据和写命令，在随后的两个时钟周期内写人数据。要求分别求出该存储器进行连续读和写操作时的总线带宽。
点击查看答案
第4题
下列关于寄存器说法，不正确的是（）
A.寄存器是存储器的重要组成部分
B.断电后寄存器中的数据会消失
C.适当的增加寄存器数量，可减少CPU访问存储器次数，提高运行速度
D.寄存器的位数一般和算术逻辑运算单元、数据总线的位宽是一致的
第5题
8086/8088 CPU在对存储器或I/O设备进行读写时，在最小工作方式的读写控制信号RD，WR和在最大工作方式的读写控
制信号IOR，IOW，MEMR，MEMw都是在总线周期的______的时间内变为有效。
点击查看答案
第6题
CPU不能直接运行在外存储器中的程序和数据，程序与数据调人主存储器之后才能运行。对于主存储器，CP
U可按___________访问处理。对于外存储器，用户编程往往是按文件名调用，CPU在调用中可以___________为调用单位。
点击查看答案
第7题
某机器的寻址空间为64K，数据总线为8位。现有8K×8位SRAM芯片，SRAM有CS和WE控制信号；4K×8位DRAM芯片
，DRAM有CS、wE等控制信号，数据总线是双向。CPU有MERQ、R／W等控制信号(表示低电平有效)。 (1)写出DRAM控制器内部的逻辑部件名称； (2)从0000H开始安排32K×8位SRAM，从A000H安排8K×8位DRAM，画出CPU的DRAM存储器连接电路图(包括74LS138等组成的片选电路、DRAM控制器，DRAM控制器仅要求画出输入、输出信号)； (3)设DRAM读／写周期为0．5μs，CPU在1μs内要访问内存1次或2次，平均1μs访存约1．2次，刷新周期为2ms。有哪几种刷新方式，采用哪种刷新方式比较合理，并说明采用的刷新方式的时间参数和理由。
点击查看答案
第10题
以下叙述中正确的是（)。A．同一个CPu周期中，可以并行执行的微操作称为相容性微操作B．同一个CPU
以下叙述中正确的是()。
A．同一个CPu周期中，可以并行执行的微操作称为相容性微操作
B．同一个CPU周期中，不可以并行执行的微操作称为相容性微操作
C．同一个CPU周期中，可以并行执行的微操作称为相斥性微操作
D．同一个CPU周期中，不可以并行执行的微操作称为相斥性微操作
