如果结果不匹配，请 
更多“SR锁存器的约束条件RS=0表示不允许出现R=S=1的输入。…”相关的问题
第1题
在下列锁存器和触发器中，没有约束条件的是（)。A．基本SR锁存器B．主从SR触发器C．逻辑门控SR触发
在下列锁存器和触发器中，没有约束条件的是()。
A．基本SR锁存器
B．主从SR触发器
C．逻辑门控SR触发器
D．边沿D触发器
第3题
欲使与非门构成的基本SR锁存器保持原态不变，则输入信号应为（)。A．S=R=0B．S=R=1C．S=1，R=0D．S=0
欲使与非门构成的基本SR锁存器保持原态不变，则输入信号应为()。
A．S=R=0
B．S=R=1
C．S=1，R=0
D．S=0，R=I
第4题
对于用两个或非门构成的基本SR锁存器，如果S=R=0，则触发器的状态应为（)。A．置0B．置1C．不变D．不
对于用两个或非门构成的基本SR锁存器，如果S=R=0，则触发器的状态应为()。
A．置0
B．置1
C．不变
D．不定
第5题
逻辑门控D锁存器及其输入端D、E的电压波形分别如图4．3．1（a)、（b)所示，分析该电路的逻辑功能，并对应
逻辑门控D锁存器及其输入端D、E的电压波形分别如图4．3．1(a)、(b)所示，分析该电路的逻辑功能，并对应输入电压波形画出输出端Q和
的电压波形，设电路的初始状态为0。
第6题
图4－28（a)、（b)为两种锁存器的原理图，设输入信号如图4－28（c)所示，且各门电路均有延迟tpd，试画出这
图4-28(a)、(b)为两种锁存器的原理图，设输入信号如图4-28(c)所示，且各门电路均有延迟tpd，试画出这两种电路的有关各点a、b、c以及输出端M的波形，说明图4-28(b)所示电路的缺点。设M的初态为0。
第7题
关于以下程序，下列说法正确的是（)。moduleLearn5_2（a,b,c,d,e);inputa,b,c,d;outpute;rege;always@（aorborcord)case（{a,b})2`b11:e=d;2`b10:e=~c;default:e=1’bx;endcaseendmodule
A.该程序为时序逻辑电路
B.该程序中存在不完整条件语句
C.当输入为a=0;b=0时，输出e=1’bx
D.该程序不会生成锁存器
第10题
试用1片八D锁存器74HC373设计一个能锁存两组BCD码信号的锁存电路。假定三态输出使能端，锁存器原
试用1片八D锁存器74HC373设计一个能锁存两组BCD码信号的锁存电路。假定三态输出使能端
，锁存器原输出为
，输入为
，画出锁存器锁存新数据前、后使能端LE应输入的波形和相应Q0的波形。
