首页 > 大学专科> 制造
题目内容 (请给出正确答案)
[主观题]

欲使与非门构成的基本SR锁存器保持原态不变,则输入信号应为()。A.S=R=0B.S=R=1C.S=1,R=0D.S=0

欲使与非门构成的基本SR锁存器保持原态不变,则输入信号应为()。

A.S=R=0

B.S=R=1

C.S=1,R=0

D.S=0,R=I

查看答案
答案
收藏
如果结果不匹配,请 联系老师 获取答案
您可能会需要:
您的账号:,可能还需要:
您的账号:
发送账号密码至手机
发送
安装优题宝APP,拍照搜题省时又省心!
更多“欲使与非门构成的基本SR锁存器保持原态不变,则输入信号应为(…”相关的问题
第1题
对于用两个或非门构成的基本SR锁存器,如果S=R=0,则触发器的状态应为()。A.置0B.置1C.不变D.不

对于用两个或非门构成的基本SR锁存器,如果S=R=0,则触发器的状态应为()。

A.置0

B.置1

C.不变

D.不定

点击查看答案
第2题
画出图5.1.1由与非门组成的SR锁存器输出端Q、Q'的电压波形,输入端S'D、R'D的电压波形如图5.1.1所

画出图5.1.1由与非门组成的SR锁存器输出端Q、Q'的电压波形,输入端S'D、R'D的电压波形如图5.1.1所示。

画出图5.1.1由与非门组成的SR锁存器输出端Q、Q'的电压波形,输入端S'D、R&

点击查看答案
第3题
在下列锁存器和触发器中,没有约束条件的是()。A.基本SR锁存器B.主从SR触发器C.逻辑门控SR触发

在下列锁存器和触发器中,没有约束条件的是()。

A.基本SR锁存器

B.主从SR触发器

C.逻辑门控SR触发器

D.边沿D触发器

点击查看答案
第4题
用或非门组成的基本SR锁存器的约束条件是 _________________ 。

点击查看答案
第5题

用图说明如何把SR锁存器连接成D锁存器,并且给出所画D锁存器的真值表。用图说明如何把SR锁存器连接成D锁存器,并且给出所画D锁存器的真值表。

点击查看答案
第6题

用图说明如何给SR锁存器加时钟控制。用图说明如何给SR锁存器加时钟控制。

点击查看答案
第7题
SR锁存器的约束条件RS=0表示不允许出现R=S=1的输入。()
点击查看答案
第8题
试用1片八D锁存器74HC373设计一个能锁存两组BCD码信号的锁存电路。假定三态输出使能端,锁存器原

试用1片八D锁存器74HC373设计一个能锁存两组BCD码信号的锁存电路。假定三态输出使能端试用1片八D锁存器74HC373设计一个能锁存两组BCD码信号的锁存电路。假定三态输出使能端,锁存器,锁存器原输出为试用1片八D锁存器74HC373设计一个能锁存两组BCD码信号的锁存电路。假定三态输出使能端,锁存器,输入为试用1片八D锁存器74HC373设计一个能锁存两组BCD码信号的锁存电路。假定三态输出使能端,锁存器,画出锁存器锁存新数据前、后使能端LE应输入的波形和相应Q0的波形。

点击查看答案
第9题
关于锁存器(latch)和触发器(flip-flop)的描述错误的是()。

A.电平敏感的存储器件称为锁存器

B.锁存器可分为高电平锁存器和低电平锁存器

C.触发器是有交叉耦合的门构成的双稳态的存储原件

D.锁存器为边缘敏感

点击查看答案
第10题
采用TTL电路的锁存器、三态门通过P0口只能构成简单的I/O接口。()

采用TTL电路的锁存器、三态门通过P0口只能构成简单的I/O接口。( )

点击查看答案
退出 登录/注册
发送账号至手机
密码将被重置
获取验证码
发送
温馨提示
该问题答案仅针对搜题卡用户开放,请点击购买搜题卡。
马上购买搜题卡
我已购买搜题卡, 登录账号 继续查看答案
重置密码
确认修改