对于用两个或非门构成的基本SR锁存器,如果S=R=0,则触发器的状态应为()。
A.置0
B.置1
C.不变
D.不定
在下列锁存器和触发器中,没有约束条件的是()。
A.基本SR锁存器
B.主从SR触发器
C.逻辑门控SR触发器
D.边沿D触发器
欲使与非门构成的基本SR锁存器保持原态不变,则输入信号应为()。
A.S=R=0
B.S=R=1
C.S=1,R=0
D.S=0,R=I
图4-28(a)、(b)为两种锁存器的原理图,设输入信号如图4-28(c)所示,且各门电路均有延迟tpd,试画出这两种电路的有关各点a、b、c以及输出端M的波形,说明图4-28(b)所示电路的缺点。设M的初态为0。
(1)若利用计数器0,1,2分别产生周期为100s的对称方波,以及每1s和10s产生一个负脉冲,试说明8253如何连接并编写包括初始化在内的程序。
(2)若希望利用8088程序通过接口控制GATE0,从CPU使GATE0有效开始,20μs后在计数器0的OUT0端产生一个正脉冲,试设计满足要求的硬件与软件。