用双四选一数据选择器74LS153(如图3.2.29所示)设计一个四变量的多数表决电路。当输入变量A、B、C、D有3个或3个以上为1时,输出为1,否则输出为0。
用VHDL描述下列器件的功能: (1)4选1数据选择器; (2)2线-4线译码器; (3)时钟R-S触发器; (4)带复位端Clear和置位端Preset、延迟Tpd为20ns的响应CP下降沿的J-K触发器; (5)主从J-K触发器; (6)集成计数器74163; (7)集成移位寄存器74194。
试用双4选l数据选择器74HCl53设计一个偶校验电路,当WXYZ中有偶数个1时(不包括0)输出为1,否则为0。
采用八选一数据选择器74LS151接成的多功能组合逻辑电路如图3.2.14所示,G0、G1为功能选择输入信号,X、Z为输入逻辑变量,Y为输出信号。试求该电路在不同的选择信号下,可获得哪几种逻辑功能。
逻辑功能,并分别用基本逻辑门电路、四选一MUX数据选择器(如图10.91(b))和3-8译码器(如图10.91(c))实现此逻辑电路.
A.该电路实现全加器的逻辑功能,Y1为和的输出,Y2为进位输出
B.该电路实现一致性判别的逻辑功能,Y1是判别为一致时的输出,Y2为不一致的输出
C.该电路实现奇偶校验的逻辑功能,Y1为奇数输出,Y2为偶数输出
D.该电路实现全减器的逻辑功能,Y1为差的输出,Y2为借位输出