![](https://static.youtibao.com/asksite/comm/h5/images/m_q_title.png)
[主观题]
图4.17是用两个4选1数据选择器组成的逻辑电路,试写出输出Z与输入M、N、P、Q之间的逻辑函数式。已知数据选择器的
逻辑函数式为
Y=[D0A'1A'0+D1A'1A0+D2A1A'0+D3A1A0]S
查看答案
![](https://static.youtibao.com/asksite/comm/h5/images/solist_ts.png)
逻辑函数式为
Y=[D0A'1A'0+D1A'1A0+D2A1A'0+D3A1A0]S
用VHDL描述下列器件的功能: (1)4选1数据选择器; (2)2线-4线译码器; (3)时钟R-S触发器; (4)带复位端Clear和置位端Preset、延迟Tpd为20ns的响应CP下降沿的J-K触发器; (5)主从J-K触发器; (6)集成计数器74163; (7)集成移位寄存器74194。
试用八选一数据选择器CT4151(逻辑符号图3.2.45)设计一个四舍五入电路。输入为8421BCD码,当输入量DCBA大于等于5时,输出Z为1,否则输出Z为0。
A.该电路实现全加器的逻辑功能,Y1为和的输出,Y2为进位输出
B.该电路实现一致性判别的逻辑功能,Y1是判别为一致时的输出,Y2为不一致的输出
C.该电路实现奇偶校验的逻辑功能,Y1为奇数输出,Y2为偶数输出
D.该电路实现全减器的逻辑功能,Y1为差的输出,Y2为借位输出
试用双4选l数据选择器74HCl53设计一个偶校验电路,当WXYZ中有偶数个1时(不包括0)输出为1,否则为0。
X1X0、Y=Y1Y0的数据比较器.当X≥Y时输出Z=1,否则Z=0.要求:
(1)简要给出设计步骤;
(2)画出逻辑电路图.