![](https://static.youtibao.com/asksite/comm/h5/images/m_q_title.png)
[主观题]
用74194设计一个可控计数器,计数器有一个控制端X,当X=0时,电路为一个4位能自启动的环形计数器,其计数有效循
环如图(a)所示;当X=1时,电路为一个4位能自启动的环形计数器,其计数有效循环如图(b)所示。要求写出设计过程,画出电路图(设计可加必要的门电路,两循环之间允许有过渡状态)。
查看答案
![](https://static.youtibao.com/asksite/comm/h5/images/solist_ts.png)
用VHDL描述下列器件的功能: (1)4选1数据选择器; (2)2线-4线译码器; (3)时钟R-S触发器; (4)带复位端Clear和置位端Preset、延迟Tpd为20ns的响应CP下降沿的J-K触发器; (5)主从J-K触发器; (6)集成计数器74163; (7)集成移位寄存器74194。
用PAL16R6设计一个4位二进制计数器,要求:
(1)具有并行置数功能。并行数据输入为P0,P1,P2,P3,控制信号为。当
时并行置数;当
时计数。
(2)具有加/减计数功能。控制信号为,当
且
时为加计数;当
且
时为减计数。
(3)具有并行输出Q0,Q1,Q2,Q3。
(4)具有进位输出C和借位输出B。